快科技5月29日消息，日前在 IEEE 2026 国际电路系统研讨会（ISCAS 2026）上，华为半导体总裁何庭波正式发布韬 (τ) 定律，为全球半导体及电子产业发展提出全新演进思路。
据她介绍，韬 (τ) 定律核心是用时间 (τ) 缩微取代传统的几何缩微，成为半导体与电子系统迭代的新指导方向。依托逻辑折叠等创新技术，这项理论能够持续压缩信号传输时延、提升晶体管密度，支撑产业长期发展。
其中，利用芯片堆叠技术绕开先进制程瓶颈的思路，更是在市场上引发广泛热议。
据悉，逻辑折叠（ LogicFolding）是华为韬定律的一项核心技术，它将原本平铺在二维平面上的电路，通过三维立体折叠和垂直互连"堆叠"起来，使关键路径走线长度缩短50%-80%，大幅降低了信号传播的RC负载。
根据官方实测显示，相比麒麟9030 pro，麒麟2026的晶体管密度大幅提升了53.5%，达到了的238MTr/平方毫米，这意味着每平方毫米的芯片面积上，可以集成2.38亿个晶体管，理论上与Intel 18A工艺持平，接近初代台积电3nm。
针对华为这套全新技术方向，英伟达CEO黄仁勋于5月28日表态称，“这对华为来说是突破，但对台积电并不是威胁"，他认为台积电和台湾发展3D封装与芯片堆叠技术已长达10年。
